AI 運算正深刻改變世界運作模式，更強大的人工智能需要更快的運算處理速度支援，Ethernet 和 PCIe 規範成為支撐 AI 新應用發展的關鍵。隨著速度的提升，矽光子 (SiPh) 元件的需求急遽增長，不論在系統外部或內部訊號傳輸。PCIe 6.0 迎來新的 PAM4 調變驗證、USB4 v2.0 PAM3 26GBd 訊號傳輸，以及高速傳輸介面訊號調變將全面走向 PAM3/4，都將面臨全新的挑戰。2024 年初，Anritsu 安立知將透過高速介面技術前瞻論壇與大家一起探討研究這些新規範。
由 Anritsu 安立知主辦的【Digital Alliance 數位聯盟夥伴峰會 – 2024高速介面技術前瞻論壇】，特別邀請 TSRI 台灣半導體研究中心、Granite River Labs (GRL)、MPI、Tektronix 與 Teledyne LeCroy 等業界頂尖夥伴共同與會，會中將從 SiPh 市場趨勢、最上游的半導體 on-wafer 測試、高速接頭與高速光電 cable 驗證分析到系統端 I/O 介面驗證，全面分析市場趨勢並針對其規格與未來的測試挑戰進行介紹，深入剖析高速訊號在時域及頻域所將面臨的訊號完整性問題。豐富實用的課程內容搭配現場實機展示交流，Anritsu 安立知竭誠歡迎您的蒞臨，親身體驗最新、最完整的高速介面量測技術解決方案！
時間 / 地點：
2024 年 01 月 17 日 (週三) 台北士林萬麗酒店 / 2 樓 大宴會廳 (地圖)
報名方式：
由於報名踴躍，目前名額已額滿！
如有任何疑問，歡迎聯繫主辦單位。
活動議程：
主辦單位：
協辦單位：
報名須知：
- 本活動為免費活動，名額有限；為確保您的報名資格，請務必使用公司 email 註冊報名。
- 報名截止日為 2024 年 01 月 09 日 (週二)，主辦單位得視報名狀況提前或延後終止報名時間。
- 為維護活動品質，主辦單位擁有報名資格之審核權利，請勿偽造他人身份資料進行報名以免觸犯法律。
- 系統將於活動前一週以電子郵件方式寄發含有報到編號/QR Code的「報到通知」至您的電子信箱，以示您的出席資格。
- 由於系統郵件可能會遭貴司伺服器擋信或判斷為垃圾郵件，若您未收到「報到通知」，請與主辦單位聯繫。
- 請攜帶報到編號/QR Code及 2 張名片進行報到，以利主辦單位進行核對識別使用。
- 本次活動恕不接受現場報名，經婉拒報名者，現場亦不開放進場，敬請見諒。
- 主辦單位保留活動議程/講師之更動權利，若有變更將於活動網頁調整。
- 若遇不可抗拒之因素如颱風、地震等，將依人事行政局公告為基準，取消或延後本次研討會。
- 基於本場活動通知及聯繫使用，安立知股份有限公司保有您的個人資訊，將透過Email、EDM、電話、簡訊、傳真等方式提供您豐富的產品及研討會等相關訊息。
