【前言】
傳統的DRC驗證已不足以應付日益複雜的晶片設計。我們要花費極大的精力及時間來一一幫客戶確保設計品質。此次的Seminar將呈現Cadence完整(IC／Package／Board)實際的驗證流程，如何帶給我們更精確的設計，及實際時間與成本的節省，Allegro Sigrity提供新的思惟來做快速SI／PI Base的設計驗證及規範建立，協助客戶加速產品導入並提升公司驗證能力。
透過OrCAD PSpice A／D早期驗證電路設計的正確性，且經OrCAD SI模擬將結果導入設計規範。以及IC或Package為導向的Interposer模型萃取，並整合各段模型做系統模擬以簡化流程。
【精彩內容】
| Time | Topic | Speaker |
13:00 – 13:30 |
Check In | - |
13:30 – 14:20 |
An Alternative Approaching for Design Verification | Nemo Hsu / Graser |
14:20 – 15:00 |
What Does DRC Forget to Tell You… | Skipper Liang / Cadence |
15:00 – 15:20 |
Break Time | - |
15:20 – 16:00 |
OrCAD Oriented Pre-Simulation | Addi Lin / Graser |
16:00 – 16:30 |
Si-Interposer Collaboration in IC／PKG／SI | Eric Chen / Graser |
16:30 – 16:40 |
Lucky Draw | - |
【抽獎】
活動當天將有機會獲得：
1. Apple AirPort Express 乙台
2. FUJIFILM instax SHARE 乙台
※ 活動當天將根據實際報到資料，隨機抽出兩位幸運來賓
【注意事項】
1. 現場備有精美贈品及餐點，座位有限，請立即報名!!
2. 活動當天請攜帶三張名片及電子票券，以便完成報到手續及抽獎。
3. 活動當天憑電子票券入場。
4. 本活動僅採[活動通]線上報名平台報名，恕不接受現場報名。
5. 報名資料送出後將會由專人進行審核，並且於審核通過後進行通知，本公司保有審核報名之權力。
6. 需收到主辦單位審核後所發送的電子票券，才算報名成功。
7. 本公司保有更改活動內容之權力。
8. 如有任何疑問請洽 映陽科技 (02)2995-7668 分機2295 陳小姐
