隨著AI、HPC、高速運算及新世代記憶體技術快速演進，DDR5、LPDDR5、GDDR甚至未來DDR6的開發與驗證工作正面臨前所未有的挑戰。如何更快找出問題根源？如何提升PHY Validation效率？如何縮短Debug與產品開發週期？這些問題正成為每個研發團隊的重要課題。
全球工程團隊共同參與的技術交流活動
Introspect Technology已陸續於加拿大Toronto、美國Silicon Valley 、韓國Pangyo、印度Bengaluru舉辦多場高階記憶體驗證技術研討會，吸引來自記憶體產業、IC設計公司及系統廠的工程專家參與交流。今年，這場聚焦高速記憶體測試與驗證的技術交流活動，將首次來到台灣。
你將體驗-現場Live Demo
這不是產品簡報，而是真實驗證流程展示
- Signal Integrity Testing
- LPDDR5 Bus Monitoring
- PHY-Level Validation
- Protocol-Aware Debug
- Introspect Integrated-Tip Interposer
- Live DUT Characterization
這不只是聽演講，而是直接看到工程師如何解決問題。你將近距離觀看設備實際運作，與Introspect技術專家面對面交流，並討論自身專案面臨的驗證挑戰。讓你學習全球工程團隊正在採用的驗證方法，並且協助你評估適合運用於下一代Memory Interface的測試方案!!
Agenda
09:30 – 10:00 Registration, Coffee, and Pastries
10:00 – 10:30 Opening Address:
Trends in High-Speed Memory Interface Designs
10:30 – 11:15 Session and Live Demo :
Advanced Signal Integrity Testing Using Introspect Integrated-
Tip Interposers with o'scopes
11:15 – 12:00 Session and Live Demo :
LPDDR5 Bus Monitoring with Introspect Protocol Analyzer
12:00 – 13:30 Complimentary Lunch
13:30 – 14:30 Session and Live Demo:
PHY-Level Validation and Characterization on a Live DUT
14:30 – 15:00 Tea Break
15:00 – 15:45 Session: Introspect Technology Tools
15:45 – 16:00 Q&A Session
誰適合參加
Memory Design、數位和類比設計工程師、驗證工程師、測試和產品工程師、應用工程師、系統整合、SI/PI Engineering、R&D Manager，Lab Manager、Technical Decision Maker。
活動資訊
日期 : 2026年8月14日(星期五)
活動地點 : 台北萬豪酒店 春夏廳
時間 : 09:30 ~ 16:00
本次活動採小型技術交流形式，為確保每位與會者皆能充分餐與討論與實機展示，現場席次僅開放50位，額滿即停止受理報名。
誠芯技術保留最終審核權，報名成功與否將以 [誠芯技術] 寄發之報名成功通知信為準。
台灣場名額有限，立即保留你的席位
